薄膜沉積設(shè)備特點(diǎn)

2022/01/17

1.研制技術(shù)難度大

薄膜沉積設(shè)備設(shè)計(jì)需綜合運(yùn)用有機(jī)化學(xué)、無(wú)機(jī)化學(xué)、化學(xué)工程與工藝、半導(dǎo)體物理、等離子體物理固體力學(xué)、流體力學(xué)、電氣控制及自動(dòng)化、軟件工程、機(jī)械工程等多個(gè)學(xué)科。設(shè)備的反應(yīng)腔設(shè)計(jì)、腔體內(nèi)關(guān)鍵件設(shè)計(jì)、氣路設(shè)計(jì)、溫度控制及射頻控制需要同時(shí)對(duì)基礎(chǔ)理論知識(shí)、整機(jī)設(shè)計(jì)思路和產(chǎn)線工藝均具有深刻理解。薄膜沉積設(shè)備還需針對(duì)集成電路制造不同技術(shù)路線及不同工序所需薄膜材料的物理、化學(xué)性質(zhì)，進(jìn)行差異化工藝開(kāi)發(fā)，以實(shí)現(xiàn)不同材料的沉積功能，技術(shù)壁壘極高。

2.產(chǎn)業(yè)化驗(yàn)證周期長(zhǎng)

薄膜是芯片結(jié)構(gòu)的功能材料層，會(huì)留存在完成制造、封測(cè)的芯片中，直接影響芯片性能。生產(chǎn)中不僅需要在成膜后檢測(cè)薄膜厚度、均勻性、光學(xué)系數(shù)、機(jī)械應(yīng)力及顆粒度等性能指標(biāo)，還需要在完成晶圓生產(chǎn)流程及芯片封裝后，對(duì)最終芯片產(chǎn)品進(jìn)行可靠性和生命周期測(cè)試，以衡量薄膜沉積設(shè)備生產(chǎn)的產(chǎn)品是否最終滿足技術(shù)標(biāo)準(zhǔn)，因此晶圓廠驗(yàn)證時(shí)間較長(zhǎng)。

3.對(duì)先進(jìn)工藝重要度高

薄膜沉積設(shè)備是集成電路制造的核心設(shè)備之一。隨著集成電路制造不斷向更先進(jìn)工藝發(fā)展，單位面積集成的電路規(guī)模不斷擴(kuò)大，芯片內(nèi)部立體結(jié)構(gòu)日趨復(fù)雜，所需要的薄膜層數(shù)越來(lái)越多，對(duì)絕緣介質(zhì)薄膜、導(dǎo)電金屬薄膜的材料種類和性能參數(shù)不斷提出新的要求。在90nm CMOS工藝 大約需要40道薄膜沉積工序。在3nm FinFET 工藝產(chǎn)線，則超過(guò)100道薄膜沉積工序，涉及的薄膜材料由6種增加到近20種，對(duì)于薄膜顆粒的要求也由微米級(jí)提高到納米級(jí)。只有薄膜沉積設(shè)備的不斷創(chuàng)新和進(jìn)步才能支撐集成電路制造工藝向更小制程發(fā)展。